KYEC已成功開發Vertical P/C且成功量產中。不論是在fine pitch及pin count數,該先端技術皆能與目前市場上主流產品相抗衡,且效能更為優異。Vertical P/C皆可克服傳統懸臂式探針卡的缺點,如植針耐電流不足而燒針、high pin count容易造成測試不穩的影響。

本公司擁有自主開發及製作 Vertical P/C 的技術,故在與目前業界Vertical P/C的製作成本上相比較,將可大幅降低製作成本,使客戶在測試成本或生產效益上都能達到享受到無比的優勢。

目前高階Mobile SoC的封裝製程方式皆為copper pillar方式,因此bump device為這幾年之CP測試主流技術,Vertical P/C的優勢亦而凸顯出來,特別針對high pin count or high current之產品,Vertical P/C擁有性能更佳,維修快速,減少測試難度,如:Site unbalance, crosstalk, 可測試高速訊號等。

top